Thermische Analyse auf Leiterplatten

Wieso ist die PCB-Thermoanalyse in der heutigen Elektronikentwicklung so wichtig? Wie sollte eine Leiterplatte resp. die Elektronik gekühlt werden? Wie kann man die thermische Kühllösung unter vollständiger Berücksichtigung der Auswirkungen aller Designaspekte optimal auslegen?

Kosten und Zeitersparnis bei Prototypenentwicklung

Die Identifizierung der thermischen Wärmekonzentration auf Leiterplatten sowie die Kühlung der Verlustleistung von Komponenten zu einem frühen Zeitpunkt in Design-Workflows, kann teure Herstellung sowie Prüfung von Prototypen ersparen und für eine schnellere Time-to-Market beitragen.

Im Falle vom Solist industrial Pi hat die Simulation oben gezeigt, dass nicht nur der ARM Cortex zu Warm wurde sondern auch die PHYs.

Eine sehr schlechte Idee ist meistens „Wir generieren Flächen auf der Leiterplatte für heat spreading!“ Das Problem dabei ist, dass die Signalintegrität der Leiterplatte schlechter sowie auch die EMV unberechenbar wird. Eine Fläche ist nichts anderes als ein magnetischer Dipol, ein magnetischer Dipol ist prädesdiniert für Abstrahlung sowie für das Empfangen von Störsignalen (Schleifenfläche: Der durch eine Leiterschleife fliessende Strom erzeugt ein Magnetfeld, dass sich zum Teil auch um die GND-Plane herum bildet. Damit kann dieses Antennenelement die Störspannungen zur Abstrahlung führen).

Genaues PCB-Thermal Mapping

Mit einer CFD Simulation können schnelle und genaue thermische Abbildungen von Leiterplatten im Gehäuse unter realen Bedingungen simuliert werden. Die Genauigkeit liegt dabei meist zwischen 0.5°C bis 2°C.

CFD Skalierbarkeit

Die Leiterplatte kann in einer von drei Ebenen modelliert werden:

• Kompakt: Volumenmittel des Kupfers in der gesamten Leiterplatte. Es wird eine orthotrope Materialeigenschaft erzeugt, um die Wärmeleitfähigkeit in der Ebene und durch die Ebene hindurch basierend auf dem Kupfergehalt innerhalb der Leiterplatte zu berücksichtigen.

• Detailliert: Volumenmittelwert des Kupfers innerhalb jeder Schicht in der Leiterplatte. Jede Schicht hat ihre eigene Materialeigenschaft basierend auf der Kupferbedeckung der Schicht, dies schliesst dielektrische Schichten mit Durchkontaktierungen mit ein.

• Explizit: Die Kupfergeometrie wird extrahiert und explizit auf der Grundlage des ausgewählten thermischen Gebiets oder Netzes modelliert. Der Rest oder die Leiterplatte wird auf der "detaillierten" Ebene modelliert.

Die thermische Analyse berücksichtigt sowohl die thermische Simulation der Wärmeleitung durch feste Materialien als auch die Konvektion in der Umgebungsluft.

Wettbewerbsdruck, Time-to-Market oder bei schnelllebigen Produkten der Unterhaltungselektronik sind der Preis und eine zuverlässige funktionelle Leistung immer die wichtigsten Faktoren. Das Innovationstempo ist so hoch, dass die Entwicklungszeiten vom ersten Konzeptentwurf bis zur Massenproduktion für die Markteinführung auf nur wenige Monate verkürzt werden. Durch eine Vollständige Leiterplattensimulation anhand thermischer Analysen sowie Signal- & Powerintegritäts Analysen wird Zeit und Kosten gespart sowie gezielt die Qualität gesteigert. 

Diese Simulation wurde für einen Kunden gemacht, welcher eine 25W LED Designer Lampe entwickelt hat.

Durch die Erhöhung der Leistungsdichte durch Miniaturisierung in der Elektronik wird zwangsläufig die Leistungsdichte auf allen Ebenen der IC-Packaging erhöht. Darüber hinaus führt dies auch zu einer geringeren Toleranz bei übermässig redundanter Auslegung und erhöht die Leistungsdichte auf allen Packagingebenen.

Die thermische Wärmeableitung ist entscheidend für die Leistung und Haltbarkeit der Elektronik. Die effiziente Abführung von Wärme ist für den Betrieb und die langfristige Haltbarkeit von elektrischen Produkten entscheidend.

Was passiert bei Wärme?

Die Signalintegrität hat indirekt auch mit der Verlustleistung eines ICs resp. FPGAs oder DDR Bauteils zu tun, denn jeder Peak bedeutet mehr (unnötige-) Energie. Steigende Taktfrequenzen und zunehmende Packungsdichte auf dem Siliziumchip, im Package und auf der Leiterplatte sind Ursachen für die stetig steigende Erwärmung. Abgesehen von der Lebensdauer der ICs sowie vereinzelt auch von passiven Bauelementen beginnt sich die Leiterplatte bei Wärme zu dehnen an. Dadurch werden die Lötstellen mechanisch belastet und mit der Zeit spröde. Sobald die Lötstelle spröde wird, brechen die Lötstellen in absehbarer Zeit und es kommt zum berühmten Wackelkontakt.

Dieses Bild ist eigentum der ELiNTER AG und zeigt einen Bruch einer SMD Lötstelle.

Welche Daten werden benötigt für eine Analyse der Leiterplatte?

Der Vorteil der Verwendung von CCE oder ODB++ Daten besteht darin, dass der PCB-Stackup und die Kupfergeometrien der Leiterplatte ebenfalls gelesen werden. Dies ist besonders nützlich, wenn thermische Überlegungen wie thermische Durchkontaktierungen oder Kupfergüsse in die Leiterplatte hinein entworfen werden müssen. Ebenso wichtig sind diese Daten für die Überprüfung von EMV gerechten Leiterplatten für eine optimale Signalintegrität. Somit kann ein thermisches Konzept mit EMV Grundgedanken simuliert und entworfen werden.

ganzheitlich denken | innovativ entwickeln | effizient umsetzen