Comment comparez-vous et comparez-vous différentes architectures VLSI pour le chiffrement AES ?

1 Objectifs de conception

La première étape consiste à définir vos objectifs et contraintes de conception. En fonction de votre application et de vos exigences, vous pouvez avoir des priorités et des compromis différents pour votre architecture VLSI. Par exemple, vous souhaiterez peut-être obtenir un débit élevé, une faible latence, une faible consommation d’énergie, une zone faible, une sécurité élevée ou une combinaison de ces éléments. Vous devez également tenir compte des formats d’entrée et de sortie, de la taille de la clé, du nombre de tours, du mode de fonctionnement et de la tolérance aux pannes de votre conception.

2 Types d’architecture

L’étape suivante consiste à choisir un type d’architecture qui convient à vos objectifs de conception. Il existe principalement deux types d’architectures VLSI pour le cryptage AES : série et parallèle. Une architecture série traite un octet ou un bit du bloc de texte brut à la fois, à l’aide d’une seule unité de fonction arrondie. Une architecture parallèle traite l’intégralité du bloc de texte brut ou un sous-ensemble de celui-ci à la fois, à l’aide de plusieurs unités de fonction rondes. Une architecture série présente l’avantage d’une faible surface et d’une faible consommation d’énergie, mais l’inconvénient d’un faible débit et d’une latence élevée. Une architecture parallèle a les caractéristiques opposées.

3 Techniques de conception

La troisième étape consiste à appliquer des techniques de conception qui peuvent améliorer les performances et la sécurité de votre architecture VLSI. Le pipelining divise la fonction ronde en étapes et traite différents blocs ou ronds en parallèle, ce qui augmente le débit et réduit la latence. Le pliage réutilise la même unité de fonction ronde pour plusieurs tours, réduisant ainsi la surface et la consommation d’énergie, mais augmentant la latence. Le déroulement reproduit l’unité de fonction ronde pour chaque tour, ce qui réduit la latence et augmente le débit, mais augmente également la surface et la consommation d’énergie. Le masquage randomise les valeurs intermédiaires du processus de cryptage, empêchant l’analyse de puissance et les attaques par injection de défauts, mais augmentant à nouveau la surface et la consommation d’énergie.

5 Outils d’analyse comparative

La cinquième étape consiste à utiliser des outils d’analyse comparative pour simuler, synthétiser et tester votre architecture VLSI. OpenSSL est une bibliothèque logicielle open source qui fournit des fonctions cryptographiques, telles que le cryptage et le déchiffrement AES, et peut être utilisée pour générer des vecteurs de test et mesurer les performances logicielles du cryptage AES. De plus, Synopsys Design Compiler est un outil logiciel commercial qui effectue une synthèse logique, optimisant votre architecture VLSI pour la zone, la puissance et la synchronisation. Il peut générer des netlists, estimer la surface et la consommation d’énergie, et signaler le retard de chemin critique de votre architecture VLSI. Enfin, Cadence Encounter est un outil logiciel commercial qui effectue la conception physique, le placement et le routage de votre architecture VLSI sur une puce. Il permet la génération de mises en page, la vérification de la fonctionnalité et de la connectivité, et l’extraction de la capacité et de la résistance parasites de votre architecture VLSI.