Aceite e cadastre-se no LinkedIn
Ao clicar em Continuar para se cadastrar ou entrar, você aceita o Contrato do Usuário, a Política de Privacidade e a Política de Cookies do LinkedIn.
Create your free account or sign in to continue your search
ou
Nunca usou o LinkedIn? Cadastre-se agora
Saiba como lidar com os problemas que o CDC de baixo consumo de energia pode causar para o STA, como domínios de energia, clock gating, retenção e verificação.
Conheça as vantagens e desvantagens de usar a análise baseada em caminhos ou em blocos no STA e como escolher o melhor método para o seu projeto.
Saiba como realizar a análise de temporização estática
Saiba como escolher o melhor design de sincronizador para seus sinais de cruzamento de domínio de relógio (CDC) e evitar a metaestabilidade no design do seu chip.
Saiba como definir a configuração e o tempo de espera, por que eles são importantes e como medi-los, modelá-los, analisá-los e otimizá-los na análise de…
Saiba como usar exceções de caminho de vários ciclos (MCP) para relaxar as restrições de tempo para caminhos não críticos e evitar violações falsas ou design…
Saiba como a configuração e a margem de tempo de retenção afetam a potência, o desempenho e a área na análise de temporização estática e como otimizar essas…
Saiba mais sobre os benefícios e desafios do agrupamento de caminhos para análise de temporização estática
Aprenda seis técnicas eficazes para reduzir o atraso do RC em interconexões para o projeto de chips, como dimensionamento de fio, espaçamento, roteamento…
Saiba como acompanhar as últimas tendências e desenvolvimentos em ferramentas de verificação CDC e STA. Compare recursos, desempenho, usabilidade e compatibilidade.
Saiba mais sobre as armadilhas e desafios comuns da verificação de caminhos falsos e multiciclos na análise de temporização estática
Saiba como as técnicas de projeto de multitensão afetam a análise de temporização estática
Aprenda algumas práticas recomendadas para seleção e uso de grupos de caminhos na análise de temporização estática e como superar desafios e problemas comuns.
Aprenda a usar técnicas de clock gating e buffering para otimizar sua síntese de árvore de relógio e análise de temporização estática para circuitos lógicos…
Saiba como comparar, selecionar, otimizar e verificar padrões SSTL para interfaces digitais de alta velocidade usando ferramentas de análise de temporização…
Saiba como usar métodos formais para verificar suas restrições CDC no STA e melhorar a qualidade e a confiabilidade do design do seu chip.
Aprenda a realizar estimativas de atraso precisas e eficientes para circuitos grandes e complexos usando diferentes métodos e algoritmos em análise de temporização…
Saiba como medir, verificar e otimizar a inclinação do relógio no STA. Descubra como a distorção do relógio afeta o consumo de energia e o desempenho. Descubra…
Aprenda a criar e otimizar o gráfico de temporização e arcos para projetos multitensão e multimodo usando várias ferramentas e métodos.